在link上，我发现将armel解释为小endian ARM是错误的。但是，在这种情况下，armel是什么？它是以little-endian模式运行的ARM。在Maemo和Debian架构名称的上下文中，它指的是ABI（函数调用和返回值约定）中的二进制不兼容更改，这需要一个全新的Debian端口 会告诉你比你想知道的更多的差异。底线是*_arm.deb和*_armel.deb是两个不兼容的端口，*_armel.deb在进行浮点运算时速度快11倍，并且允许您使用硬浮点编译自己的应用程序（确切地说，

我将IAR与STM32一起使用，我需要64位算术。如何为64位算术实现32位数组 例如，我将64位值0x3B5456DF32存储在32位数组中 A[0]= 0x3B A[1] = 0x5456DF32 我必须把它除以B=0x3216523，像这样的问题以前太多了。在询问之前，请搜索并寻找最适合您的答案

首先，感谢来自artless noise的好建议。 我选择与usr任务（vaddr:0-4G）共享3G-4G-1内核空间地址以切换任务。 我认为任务切换是这样的： 当usr任务在其自己的地址空间中运行时，会出现时钟中断 分支到usr地址空间的3G（也是内核3G空间）。 上下文保存 附表（） { .. switch_ttb_base（ttb_base）；//我认为这是关键，（taskA-->TaskB） //当ttb_基址切换时，地址空间发生变化， //看起来TaskB被中断并到达此处。 /

交叉编译Qt-5.x.x与xcb。使用手臂工具链。Arm板上有debian 6。qt已安装glib和必需的库。在运行交叉编译的qt时，出现了一个错误，提示： ./analogclock: error while loading shared libraries: /usr/local/qt-fpic/qt-5.1.1/lib/libQt5Core.so.5: unexpected reloc type 0x03 模拟时钟 libQt5Gui.so.5 => /usr/local/

我遇到了一个问题，我希望能很快解决 我有能力构建root，编译一个LinuxZimage内核，构建一个rootfs，拥有一个引导加载程序，所以一切都是正确的 但是在启动时，系统非常小，我没有像apt-get、yum等这样的包管理器 尽管我已经拥有了网络（wget是可能的），但我不知道如何在我的主机中拥有一个简单的gcc（Buildroot不再允许编译gcc） 或者更简单地说是一个包管理器 交叉编译所有内容非常无聊，我认为更好的解决方案是获取软件包、解决依赖项并为ARM体系结构安装 我使用包管理器

我正在尝试反汇编一个ELF可执行文件，它是我使用arm linux gnueabihf编译的，目标是thumb-2。然而，在调试反汇编程序时，ARM指令编码让我感到困惑。让我们考虑下面的指令： 电影w fp，#0 我使用objdump和hopper作为thumb-2指令对其进行了反汇编。指令在内存中显示为4ff0000b，这意味着它实际上是0b00f04f（little endian）。因此，指令的二进制编码为： 0000 1011 0000 0000 1111 0000 0100 1111 根

你能帮我一下，告诉我我做错了什么吗？EXTI1和EXTI2不会启动，而EXTI4却工作得完美无缺。这不是硬件问题。如果我切换引脚，新的EXTI4按钮将继续启动，而我切换的按钮不再启动 我已经彻底检查了所有的段，我不明白为什么EXTI0_1_IRQHandler不启动，而EXTI4_15_IRQHandler启动。请参阅下面我用于库的两个文件。我在OpenSTM32 IDE中使用SPL。“main.c”只调用 ENCODER_STM32_configureInterface(); 所以真的没有别

尝试在之前获得一些简单的DAC输出 继续前进。将万用表连接到输出A2上 但这似乎永远不会改变从大约1V6的任何价值 我输入了DAC2输出函数 #include "stm32f4xx.h" #include "stm32f4xx_dac.h" void io_config(void) { GPIO_InitTypeDef GPIO_InitStructure; /* DMA1 & DMA2 clock and GPIOA & GP

我目前使用的是一款Atmel SAM3X8 ARM微控制器，它具有一个双列2 x 256KB闪存。我正在尝试实现一个固件更新功能，将新固件放入当前未使用的闪存库中，完成后使用闪存重新映射交换存储库以运行新固件 数据表说明要这样做，我需要设置GPNVM2位，然后MCU将重新映射内存，因此闪存1现在为0x80000，闪存0为0xC0000。这也将导致MCU执行从Flash 1开始的代码 引用数据表： GPNVM2仅用于交换闪存0和闪存1。如果启用GPNVM2，则闪存1映射为 地址0x0008_000

我正在阅读《ARM架构参考手册》，以编写一个具有ARM7TDMI CPU的Game Boy Advance仿真器。我不熟悉ARM架构。手册中提到“从换档杆执行” 值是通过将8位立即数旋转（向右）到任意偶数位形成的 在32位字中的位置。如果旋转立即数为零，则换档杆的进位为C的值 标志，否则设置为值的位[31] 那是什么？它是用来干什么的？我需要实施它吗？CPSR的C标志与“从换档器执行”之间是否存在任何关系？在没有任何特定的体系结构信息以及关于您希望模拟哪种换档操作的确切信息的情况下，我只能给出一

我的STM32 Cortex M3遇到间歇性无效PC（INVPC）故障。不幸的是，它需要一天或更长的时间才能显现，我不知道原因 故障发生后，我让设备在调试器中暂停。已设置INVPC标志。堆叠寄存器如下所示： 0x08003555 xPSR 0x08006824 PC 0x08006824 LR 0x00000000 R12 0x08003341 R3 0x08006824 R2 0xFFFFFFFD R2 0x0000FFFF R0 Region$$Table$$Base

我试图使连接到GPIO 4的led闪烁，但它闪烁。但让我困惑的是，GPIO 4上的活动指示灯（绿色指示灯）也会随着指示灯一起闪烁。以下是我刚刚打开GPIO 4的代码： .section ".text.boot" .globl notmain .equ GPIOBASE, 0x3f200000 .equ FSEL0, 0x0 .equ SET_BIT12, 0x00001000 .equ SET_BIT12_MASK, 0x00007000 .equ SET_BIT4, 0x00000010

如何在ARM处理器上安装spacy？我犯了一个错误 ERROR: Command errored out with exit status 1: command: /root/miniforge3/bin/python3.7 /root/miniforge3/lib/python3.7/site-packages/pip install --ignore-installed --no-user --prefix /tmp/pip-build-env-ahxo0t0p/overlay --n

我相信我已经理解了中断的概念以及如何初始化它，但我已经在不同的地方看到过，在优先级位之前，他们会首先根据F位选择NVIC_PR寄存器。例如，在结尾处有一行： NVIC_PRI7_R = (NVIC_PRI7_R & 0xFF00FFFF) | 0x00A00000 其目的是将端口F中断的优先级设置为5（通过将前3位[23:21]设置为该值；因此.1010.或0xA表示a值5）。那么，为什么我不能这样做呢 NVIC_PRI7_R |= 0x00A00000 &0xFF00FFFF在这里

有人知道如何使用Segger JLink或IAR I-Jet搭配瑞萨R-Car H3 Cortex-R7内核吗 我在Segger或IAR网站上找不到任何东西。这可能是因为Cortex-R7不受支持，即使R4、R5和R8不受支持。我建议直接在上问您一个问题：Segger的员工通常反应非常迅速。谢谢，我通过使用IAR构建并使用ARM Developer Studio和DStream调试器进行调试，解决了这个问题。

你能告诉我为什么第二行是：i*8吗？我从一本书上得到了这个密码 MOV X9,XZR // i = 0 loop1: LSL X10,X9,#3 // X10 = i * 8 ADD X11,X0,X10 // X11 = address of array[i] STUR XZR,[X11,#0] // array[i] = 0 ADDI X9,X9,#1 // i = i + 1 CMP X9,X1 // compare i to size B.LT loop1 // if (i < s

我正在使用VPADAL.U32指令来大大提高我的加法代码速度。然而，我需要用累加和进位进行减法运算（正是我得到的加法） 一厢情愿还是真的可能 根据我所能收集到的，我需要减少我的第二个操作数，然后不是它的位。。。执行VPADAL，然后对1进行位测试，并从结果进位中减去1（得到0或-1——我的累加） 我在什么地方遗漏了一种神秘的技巧吗？你可以使用VPADDL对加数进行两两相加，并将宽度增加一倍，然后使用VQSUB从总数中减去这一项

我正在为ARM Cortex-M3（NXP的LCP17xx）创建代码。到目前为止，我一直在使用静态内存，一切都很好。我试图添加动态内存支持，但一旦调用malloc，系统就会陷入困境 我正在使用gcc编译arm裸机，并使用newlib。版本：gcc-arm-none-eabi-4_6-2012q1 为了添加malloc支持，我实现了一个简单的_sbrk函数，并修改了我的链接器脚本，为堆留出了一些空间（我已经阅读了许多关于这一部分的不同教程，但没有一个涵盖我接下来遇到的问题） 在一些LED的帮助下，

我使用的是iMX6Q SD板。我必须访问背光驱动程序来控制背光对比度。如何从用户空间或内核空间访问？（背光PWM驱动器路径为驱动器/视频/背光/PWM\u bl.c）。提前谢谢 sysfs是misc驱动程序的接口。我希望在/sys/class/backlight//brightness处有一个类似于sysfs的条目（您可以作为普通文件读写，至少可以从用户空间读写）。（这里没有uevent，我相信这是通用即插即用机器的一部分，与背光本身无关）上面的描述怎么不充分？（可能您从未使用过这样的sysfs

我想在我的TWR-K20D72M上实现Modbus。为此，我在（Link）提供的Modbus套件中找到了。 我可以看到Freescale Cortex M0 KL25Z（ASCII和RTU）的Modbus从机演示 因此，我的问题是，为了从MKL25Z128LK4迁移到TWR-K20D72M板，我必须做哪些更改。由于Modbus是MCU使用的库，Kinetis K和Kinetis L系列之间的外围设备几乎相同，所以在它们之间迁移不应该有任何问题。KL和KK具有不同的Pinmap，MKL25Z128

所以我的问题是一个我认为很简单的问题，我有一个算法，但我似乎不能用thumb-2指令使它工作 安利，我需要反转r0的位，我认为最简单的方法是逻辑地将数字右移到临时寄存器，然后左移到结果寄存器。然而，LSL、LSR似乎不允许存储丢失到最高有效位或最低有效位的移位位（同时也移位该寄存器的位）。有没有什么我不理解的地方 这是我的手臂参考： 如何使用rbit指令？我的ARMARM副本显示它在ARMv6T2和更高版本中具有Thumb-2编码 如果使用S后缀（“设置标志”），则被移出的位可以复制到C位（进位

我正在尝试编写一个类似于stmicro的应用程序，它通过USB从运行在设备（）上的嵌入式应用程序读取变量。如何读取来自电路板的输出（变量），最好是使用C#应用程序的应用程序？您应该四处搜索，看看是否有某种API或库可用于与SWD调试器对话。或者他们有一个命令行界面，你可以从你的程序中运行。您可以尝试联系制造商（ST） 如果他们不支持你，那么是时候戴上逆向工程的帽子了。我会得到一个USB协议分析仪。卖的很好，我已经用他们400美元的一个调试我的USB设备很长一段时间了。您的操作系统可能还具有一些内

我想比较两个小端256位值与A64霓虹灯指令（asm）的效率 相等（=） 为了平等，我已经找到了一个解决方案： bool eq256(const UInt256 *lhs, const UInt256 *rhs) { bool result; 首先，将这两个值加载到SIMD寄存器中 __asm__("ld1.2d { v0, v1 }, %1 \n\t" "ld1.2d { v2, v3 }, %2 \n\t" 将值的每个64

我想从Beaglebone Black获得唯一的序列号。AM335X参考手册9.3.1.25告诉我，我应该能够从mac_id0_lo和mac_id0_hi寄存器获取唯一的串行id。这些寄存器的偏移量为630h和634h 如何读取这些寄存器的值？我在stackoverflow上找到了它，但它没有多大帮助 更新 我终于得到了一个python代码，可以从beaglebone black读取mac_id0和mac_id1 from mmap import mmap import struct CONT

我们当前的项目包括FreeRTOS，我添加了--使用Keil uVision的ARMGCC编译器选项的\u frame\u指针。但在将固件加载到STM32F104芯片并运行之后，它崩溃了。如果没有--使用\u frame\u指针，一切都正常。 硬故障处理程序显示faultStackAddress为0x40FFFFDC，它指向保留区域。有人知道这个错误吗？非常感谢 #if defined(__CC_ARM) __asm void HardFault_Handler(void) { TST l

添加此存储库时收到错误：sudo apt add repository“debhttp://llvm.org/apt/trusty/ llvm工具链trusty main“我注意到那里没有可用的llvm arm。一般来说，是否有一种方法可以使用apt-get在arm板上安装llvm>3-4？“一般来说，使用apt-get安装任何东西都是可能的-只需打包相关文件，建立一个repo来服务它们，指向apt，等等！当然，如果没有其他人已经这样做了，而您只想在一台机器上安装一件东西，那么手动安装通用二进制

由于嵌入在CPU内，TCM具有 哈佛建筑，所以有一个ITCM（教学TCM） 和DTCM（数据TCM）。DTCM不能包含任何 指令，但ITCM实际上可以包含数据。 DTCM或ITCM的大小最小为4KB，因此 最小配置为4KB ITCM和4KB DTCM 看起来tcm和缓存有着相同的用途 没有。他们在解释中没有使用单词cache缓存使用访问模式来填充缓存中的数据。它有额外的硬件来跟踪备份地址，并且可能与其他系统实体（SMP）通信，以跟踪缓存线何时变脏（其他人已将某些内容写入主内存） “TCM”（紧耦

在armV8中运行strh r1[r2]时，我接收到DFSR为0x801的对齐中止。这就是我所期望的，r2的值是0x10074d33，并且它不是半字对齐的 但是当我清除SCTLR.A（对齐检查位）时，我仍然收到对齐中止！是否应在“其他”中的其他位置更改其他位以禁用对齐检查？如果内存目标定义为强顺序或设备，则不允许未对齐的传输 此时系统的状态是什么？您要写入的地址的内存属性是什么？（我敢打赌20便士你已经关闭了MMU…）你是对的，问题是页面表属性！但是MMU是开着的，所以没有20p；）

到目前为止，我已经在我的ubuntu系统上安装了所有的交叉编译包，但是我遇到了一个问题，需要一些帮助 Linux 2.6.28.7 #1 CST 2012 armv5tejl unknown $ cat /proc/cpuinfo Processor : ARM926EJ-S rev 5 (v5l) BogoMIPS : 199.47 Features : swp half fastmult edsp java CPU implementer : 0x

我的步骤如下： 为ADC和AIN10（PB4）端口启用时钟。 禁用对应于引脚B4的DEN和DIR寄存器中的相应位。 启用AFSEL寄存器和PCTL寄存器*中的相应引脚。 设置寄存器：采样率、优先级（SS3）等，如代码所示 然后我在另一个函数中触发它，但不知何故，我的ADC没有读取任何其他施加电压的值 我的第一个问题是关于PCTL以及我们需要在其上启用ADC的价值是什么 我已经试着解决它大约一天了，但我还没有弄明白。非常感谢您的帮助 // Register definitions for

我试图理解这两种操作模式之间的区别（主要是在arm处理器中）： MMU已禁用 MMU已启用，但使用一对一分页，即虚拟地址与物理地址相同 根据我的理解，在这两种情况下，内存都是作为平面内存一对一分页进行访问的 对吗 谢谢。当然，您可以将虚拟映射到物理，无论您喜欢什么，包括一对一，以使它们相等。与关闭mmu相比，仍然存在差异，每个访问都必须通过mmu进行查找和转换（即使是一对一），这些表本身也在ram中，这需要时间，有一点需要帮助的缓存（TLB），但非常小。然后，mmu中的其他设置（可缓存或不可缓存

考虑基于ARM Cortex-A8或M4系列CPU和目标操作系统RTOS或嵌入式Linux的嵌入式系统。Spectre和Meldown是否都会影响这些从不允许用户安装或执行外部应用程序的系统？谢谢你的回答。在我学习这是如何工作的时候，让我试着解释一下这是如何工作的。如果有人对此有任何补充，或者如果我在某个部分出错，请帮我修改 在处理器中，我们有一种称为流水线的技术，它通过一次做多件事情来提高处理器的效率，从而可以同时使用尽可能多的部件。为了便于阅读，我只注意到3点 加载指令（这似乎花费了很多时间

我在uint16x8\u t（Q寄存器）中有一个值。如果是asm，我会添加寄存器的两个子部分，例如，对于Q0，它将是vadd_u16（d0，d1）我需要的结果。问题是，我不知道如何使用霓虹灯内部器件实现这一点，因为没有从uint16x8\u t到uint16x4x2\u t的转换，从而能够将低部分和高部分传递到vadd\u u16 有很多vreinterpret_x_y宏，但没有一个宏从uint16x8_t转换为uint16x4x2_t。我是否遗漏了一些东西，在arm neon中应该如何进行此类

我试图通过调试一个简单的ARM组件来学习ARM .global start, stack_top start: ldr sp, =stack_top bl main b . 链接器脚本如下所示： ENTRY(start) SECTIONS { . = 0x10000; .text : {*(.text)} .data : {*(.data)} .bss : {*(.bss)} . = ALIGN(8); . = .

回顾Eigen文档，不清楚它是否在A76 CPU核心发布后进行了更新，以利用其包含的更广泛的SIMD（2x128b与以前的128b相比） 我希望开发团队的人（或专家用户）能帮助澄清这一点。我对Eigen不太熟悉，但一般来说，利用不同数量的硬件执行单元不需要对SIMD代码做太多工作，尤其是当CPU支持无序执行时，当有更多的执行单元时，它们将获取更多可以并行执行的指令 如果使用编译器编译SIMD Intrinsic等，如果要求编译器专门针对该内核进行优化（并且编译器知道该内核的调度特征），则编译器可

我想知道如何配置alexnet网络（arm计算库中的graph_alexnet）以获得所需数据——打印仅CPU执行[仅小内核，仅大内核，大+1小，大+2小]和仅GPU执行，我在odroid板上运行

我一直在使用ARM上的Linux中断： request\u irq（）可用于注册中断 在一条中断线上，您可以使用SHA_SHIRQ注册多个中断，即正常IRQ 在特定的中断线上，Linux是否允许注册多个SA_中断 也就是说，我们可以为ARM快速中断或FIQs注册多个中断处理程序吗 与IRQ一样，FIQ具有向量表的单个入口点。必须根据位/数检查中断控制器和分支，以处理特定的FIQ。对于FIQ，这往往会否定存储寄存器，因为这两个例程都必须共享它们。可以让一个FIQ例程拥有存储寄存器，其他例程显

我正在尝试用autoconf为ARM架构编译一些文件。我在Ubuntu 12.04中编译它们，目标系统是BeagleBoard XM。 我运行以下命令： ./configure --host=arm-linux-gnueabi -prefix=${CSTOOL_DIR}/linux_arm_tool 得到这个结果： configure: WARNING: if you wanted to set the --build type, don't use --host. If a cross co

我正在尝试将SDRAM内存预加载到二级缓存。我已草签了MMU，并制作了一张翻译表。 我还启用了缓存，我看到软件也在使用缓存 为了将一些SDRAM加载到二级缓存中，我尝试使用预加载引擎（PLE） 我已经阅读了关于PLE的文档，但是我没有让它工作。这就是我尝试过的： __asm（“MCRR p15,0、%0、%1、c11”：“r”（0x2000004）、“r”（0x20000000））//新频道节目 0x2000004是包含start_寄存器值的寄存器（在我的示例中为0x10000000） 0x20

我想知道是否可以使用dhrystone作为计算MIPS的基准，因为它非常古老。或者我应该选择像Coremark这样的新基准吗？单一基准无法提供全面的代表性MIPS测量，更不用说产生取决于所用编译器的合成结果了。但是，它对于粗略的历史比较非常有用，特别是在一系列系统上运行相同的编译时。以下是在80386到Core i7的PC（MS SW）上运行的同一代码的结果，以及通过Linux或Androids和Raspberry Pi运行的其他代码，这些代码可以在开玩笑时使用 这还提供了指向my CPUSp

我将在ARM平台上用C语言开发我的程序bluetooth，它应该能够通过dbus接口与bluez交换信息。 我已经成功地交叉编译了Bluez，但是C中的“客户机”部分对我来说总是一件大事。 大约在几个月前，我看到一段代码提供了类似的解决方案，其头部提到“由gdbus codegen生成。请勿编辑” 因此，从这些信息中，我可以99%确定这种代码是开放的。但是我对这台发电机知之甚少，我设法搜索了更多关于它的信息，但在经过数周/数月的大量挖掘工作之后，我发现几乎没有什么东西。我只知道可能是“gdbus

我正在尝试基于LLVM3.8为RaspberryPI2构建一个简单的JIT应用程序。我为ARM构建了LLVM，我的应用程序成功地JIT了代码，但它表明LLVM为softfp而不是hardfp生成代码 如何配置LLVM以生成hardfp的代码 LLVM配置了arm linux gnueabihf目标。从我指定的代码setArchasarm和setMCUascortex-a7 我对MCJIT绝对一无所知，但在文档中寻找与命令行选项相似的地方，我看到了：：createJIT采用了一个TargetMac

我正在尝试使用IAR编译器为ARM编译Google测试框架，但由于缺少系统库（如pthread），我遇到了一些困难 有人能够使用IAR编译器为ARM编译Google框架吗？在过去几天里，我一直试图让GoogleTest工作，这样我就可以使用模拟器在IAR中的ARM微控制器上执行单元测试，我已经放弃了。正如您所说，我遇到了IAR工具链中没有的线程和库之类的问题 相反，我们已经决定使用一个迄今为止我们已经成功使用的不同的框架来向前推进。它还提供了一个我们已经能够使用的模拟框架。CppUTest还可以

在A64指令集中使用ssubl指令时出现问题 我只想从一个8字节的SIMD向量中减去一个常量值。由于结果可能包含一个负数，我使用ssubl扩展数据范围并执行有符号减法 这是我的密码： mov w4, #127 // set a const mov w5, #220 // set another const dup v1.16b, w4 // move the const to a vector dup v2.16b, w5 // move the const to a vect

据我所知，CPU可以直接访问RAM。设备RAM在启动时为空，CPU不知道从何处将引导加载程序加载到RAM中以执行它。甚至它也无能为力，因为我认为调用堆栈也应该是空的。 然而，如何将引导加载程序复制到RAM中以供进一步执行 这应该发生在智能手机等嵌入式设备上。据我所知，在x86 PC机上，BIOS负责将MBR部分从磁盘加载到RAM。您在x86上也有同样的问题。一般来说，与其他处理器一样，在处理器引导的地址空间和/或向量表所在的地址空间中放置一个rom/闪存 还有一些其他的解决方案，比如让其他逻辑从

我使用STM32F0微控制器的ADC通道（12位分辨率）读取电路板三个不同点的电压值。我想做的是每2秒读取一次值（我有2秒的时间读取三个点中的值），然后通过UART接口发送它们。为了选择我正在读取的ADC通道，我实现了如下电压读取功能： uint16_t readv1(void){ //Here I try to read ADC_CHANNEL_1 //chConfig and txtbuff are global variables: //ADC_ChannelCon

我使用的是NXP LPC1769，它包含一个Cortex-M3。到目前为止，我只从JTAG接口访问它，但现在我不得不用另一种方式访问它。IT例程应该读取内存的某些部分，并立即将它们发送到JTAG端口。有办法做到这一点吗 *更新：经过数小时的研究，我发现了一些可能有用的东西：Cortex-M3支持ITM（仪器跟踪宏细胞），它可以通过JTAG端口的TDO引脚发送数据。我现在的问题是，人们将如何着手这样做？我只找到了ITM的特定于调试器的应用程序，在我的例子中，我希望能够从正在运行的应用程序发送特定的

我正在STM32L4上开发一个裸机项目，我从现有的代码库开始 ISR的实施方式如下： 读取外围设备中的中断状态，以了解引发中断的事件 做点什么 清除开头已读取的标志 这是清除旗帜的正确方法吗？难道不应该在ISR开始时清除这些标志吗？我的理解是，如果相同的外围事件在步骤2中再次发生，它不会引发第二次IRQ，因此会丢失。另一方面，如果您尽快清除该标志，则第二个事件将脉冲中断，其在CPU中的状态将变为“挂起和活动”：将发生第二个IRQ PS：从STM32处理器编程手册中我读到：“STM32中断是电平敏

我见过ARM中的标签示例，在符号名称后面有冒号和没有冒号。需要冒号吗 我的印象是需要冒号，但ARM网站上的一个例子却缺少了冒号：标签后面是否有冒号是汇编程序语法的问题，不会包含在对象文件中，因此也不是ABI的问题，其他一些汇编程序禁止尾随冒号 某些ABI所需的上述下划线没有经过汇编程序的特殊处理，并且需要与这些ABI的C编译器兼容。标签后是否有冒号是汇编程序语法的问题，不会包含在目标文件中，因此与ABI无关，其他一些汇编程序禁止尾随冒号 某些ABI所需的上述下划线不是由汇编程序专门处理的，并且需

早上好 几个月来，我一直在尝试为arm构建gcc工具链。在我的研究中，它主要是为了测试目的。我想为rmprofile和aprofile将fortran添加到campabilities中。我知道arm有一个用于aprofile，但不用于rmprofile 我知道的一切都试过了。当时我决定使用Linaro ABE，我在gcc阶段1中不断发现错误。特别是当它开始配置libstdc++-v3时。我已经查看了config.log，甚至不知道从哪里开始更正这个问题。我不知道该调整哪些库。我真的非常感谢任何帮